HOME > 제품 소개 > Lattice > ispCLOCK   
 
 
 
 
 
  여러 타입의 클럭 디바이스들을 하나의 ispClock 디바이스로 대체할수 있다.
  구불구불한 패턴가 종단저항들을 없앨 수 있다.
   
  지터와 스큐를 줄여준다.
  신호 집적도를 향상시킨다.
   
  타이밍 마진의 불확실성을 줄여준다.
  시장 출시 시간을 줄여준다.
   
  JTAG 프로그래밍 과 바운드리 스캔
   
  4개의 구성 프로파일을 디바이스 내에 저장할 수가 있어 전원 소비를 줄이거나 시험 상태 또는 그 밖의 다른 목적으로
     동적으로 구성 파일을 바꿀 수 있다.
   
  한 개의 디바이스 안에 제로 딜레이 버퍼와 비 제로 딜레이 버퍼를 동시에 구성할 수 있다.
   
Feature
ispClock5600A Family
ispClock5600 Family
input & Output Frequency Range
8 to 400MHz
8 to 400MHz
10 to 320MHz
10 to 320MHz
Programmable Input & Output Interface Types
LVTTL, LVCMOS, SSTL HSTL, LVDS, LVPECL
LVTTL, LVCMOS, SSTL HSTL, LVDS, LVPECL
LVTTL, LVCMOS, SSTL HSTL, LVDS, LVPECL
LVTTL, LVCMOS, SSTL HSTL, LVDS, LVPECL
Outputs
10
20
10
20
Feedback
Internal/External
Internal/External
Internal/External
Internal/External
Output-Output Skew (Max)
50ps
50ps
50ps
50ps
Maximum Cycle-Cycle Jitter
70ps (peak-peak)
70ps (peak-peak)
70ps (peak-peak)
70ps (peak-peak)
Maximum RMS Period Jitter
12ps
12ps
12ps
12ps
Fequenencies Generated
5
5
5
5
Programmable Skew
156ps to 12ns
156ps to 12ns
195ps to 12ns
195ps to 12ns
Programmable Temination
40 to 70 Ω
40 to 70 Ω
40 to 70 Ω
40 to 70 Ω
Package
48-pin TQFP
100-pin TQFP
48-pin TQFP
100-pin TQFP
Ordering Part Number
ispPAC-CLK5610AV-01T48C
ispPAC-CLK5620AV-01T100C
ispPAC-CLK5610V-01T48C
ispPAC-CLK5620V-01T100C